1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

初级一FPGA/CPLD简介掌握常用FPGA/CPLD的基本结构；FPGA与CPLD的比较， FPGA/CPLD常用开发工具初级二开发流程需求分析到模块划分； 设计输入到综合优化；实现到时序收敛；仿真测试到板级调试初级三软件开发平台搭建Quartus Ⅱ的安装、ModelSim的安装；基本开发流程概述； 第一个工程实例、工程建与设计输入； 行为仿真 、引脚分配与编译、门级仿真、板级调试初级四VERILOG语言入门能熟练使用VERILOG设计多路选择器和锁存器； 能使用VERILOG设计全加器初级五VERILOG的设计基础了解Verilog HDL； 掌握Verilog HDL的模块中的端口定义，模块的描述方法初级六VERILOG的数据类型和运算符掌握数据类型，运算符，运算符的优先级；掌握逻辑值，线网，寄存器，数字的表示，向量，数组，参数，字符串等初级七VERILOG模块模块的基本概念，模块的例化，模块的测试初级八VERILOG顺序代码块；VERILOG并行代码块两个过程，寄存器变量的过程赋值、线网变量的连续赋值、时序控制初级九VERILOG语言的条件语句掌握if语句，case语句，循环语句与结构说明语句初级十仿真熟练掌握延时模型、固有延时、传输延时、仿真6 ；仿真激励信号的产生； VERILOG测试基准；VERILOG系统级仿真 中级一PWM发生器实验通过基于时钟分频的PWM发生器，掌握仿真验证与板级调试中级二按键消抖实验掌握运用VERILOG语言，实现经典的按键消抖实例从仿真验证与板级调试全过程中级三流水灯实验通过实际案例，掌握基于Johnson计数器的流水灯实验 中级四数码管实验通过实际案例，掌握数码管驱动显示实验中级五显示驱动实验掌握运用VERILOG语言，VGA显示驱动实例从仿真验证与板级调试全过程中级六串口收发实验掌握运用VERILOG语言，UART串口收发实验从仿真验证与板级调试全过程中级七键盘解码实验通过实际案例，掌握PS／2键盘解码实验中级八I2C实验通过实际案例，掌握基于I2C通信的EEPROM读／写实验中级九SRAM实验通过实际案例，掌握掌握运用VERILOG语言实现SRAM读／写测试实验高级一状态机设计掌握三种不同的状态机写法高级二复位设计异步复位与同步复位高级三时序分析掌握时序分析基础；基于ISE的时序约束；基于Time Quest的时序分析高级四FPGA设计思想速度和面积互换原则；乒乓操作及串/并转换设计；流水线设计；逻辑复制与模块复用；模块化设计；时钟设计技巧高级五综合项目一直流电机伺服控制系统；通过SPWM驱动三相逆变器，利用VERILOG硬件描述语言实现相应模块控制三相交流电动机，以达到调整频率命令进而调整电机转速的目的高级六综合项目二数码相框项目;在项目经理指导下能够实现色彩空间变换、VGA控制、视频解压缩处理及图像FIR滤波器设计；掌握视频降噪算法设计