集成电路IC后端设计培训 | |||
培养目标 | |||
通过培训使学员专项技能水平达到相当于中级技术等级;掌握集成电路基本工艺设计知识、版图设计基础知识,了解半导体基础理论,能熟练使用EDA软件软件进行基本版图设计。 | |||
培养对象 | |||
1.理工科背景,有志于数字集成电路设计工作的学生和转行人员; 2.需要充电,提升技术水平和熟悉设计流程的在职人员; 3.集成电路设计企业的员工内训。 |
|||
入学要求 | |||
学员学习本课程应具备下列基础知识: |
|||
班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) | |||
坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。 | |||
上课时间和地点 | |||
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山学院/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦 最近开课时间(周末班/连续班/晚班): 后端培训开班时间:即将开课,详情请咨询客服! |
|||
实验设备 | |||
☆资深工程师授课 ☆注重质量 ☆边讲边练 ☆合格学员免费推荐工作 ☆合格学员免费颁发相关工程师等资格证书,提升您的职业资质 专注高端培训15年,曙海提供的证书得到本行业的广泛认可,学员的能力 得到大家的认同,受到用人单位的广泛赞誉。 ★实验设备请点击这儿查看★ |
|||
师资团队 | |||
【赵老师】 大规模集成电路设计专家,10多年超大规模电路SOC芯片设计和版图设计经验,参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线,精通SOC芯片 设计和版图设计的各种EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。 熟练掌握版图设计规则并进行验证及修改;熟练掌握Unix/Linux操作系统;熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。 【王老师】 资深IC工程师,十几年集成电路IC设计经验,精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。 从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计, 熟练掌握1.8V,3.3V,5V,18V,25V,40V等各种高低压混合电路的IC设计。 【张老师】 从事数字集成电路设计10余年,精通CMOS工艺流程、版图设计和布局布线,精通VERILOG,VHDL语言, 擅长芯片前端、后端设计和复杂项目实施的规划管理,其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验,对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发,拥有数颗规模超过百万门的数字芯片成功流片经验. ★更多师资力量请见曙海师资团队。 |
|||
最新优惠 | |||
◆在读学生凭学生证,可优惠500元。 | |||
质量保障 | |||
1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听; |
|||
集成电路IC后端设计培训 |
|||
本课程实战演练使用Synopsys公司的DC,PT等工具, 免费、无保留赠送,教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法,而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具(这套工具非常珍贵,费了老师很多心血才全部安装好),让您随时随地,打开电脑就 |
|||
第一阶段 |
|||
|
|||
第二阶段 |
|||
1.Floor plan 2.电源规划 3.布局、摆放 4.时钟树 5.布线 6.RC extraction 7.静态时序分析(STA) 8.验证 1)DRC 2)lvs 3)erc 9.项目实战 10.数字后端全流程设计工具 11.相关工艺库文件 |
|||
第三阶段 芯片后端全工具链、全流程实战演练 |
|||
项目实战: ARM9芯片后端设计整个流程项目实战演练,使用后端的Synopsys公司的DC,PT等工具, 和Cadence公司的Encounter,Virtuoso等工具,多工具联合从头至尾强化练习整个芯片的生成过程。 |